新書推薦：
《
大政府的国际起源：美国产业政策与制度变迁
》
售價：HK$
96.8
《
何以浓香——当代中国泸型酒酿制技艺传播史料辑录
》
售價：HK$
181.5
《
清末民国骈文批评转型研究
》
售價：HK$
82.5
《
中国汉江流域观赏植物资源图鉴
》
售價：HK$
217.8
《
BIM概论与土建建模
》
售價：HK$
65.8
《
身体秩序与法律规训——传统中国的“身体法治”面相（国家哲学社会科学成果文库）
》
售價：HK$
218.9
《
日本佛教史纲
》
售價：HK$
92.4
《
给孩子的安全教育漫画：防走失、防拐骗 少儿安全教育专家GY局长 让孩子全面掌握保护自己方法
》
售價：HK$
41.8
|
| 編輯推薦： |
这是一部全景式解析开源GPGPU设计的力作，旨在打通从理论原理到项目实践的全链路。
?贯穿全栈，视野宏大
从GPU发展史、指令集设计、微架构剖析，到OpenCL编程模型与LLVM编译器工具链，提供一站式GPGPU知识体系。
?硬核剖析，深入细节
立足“乘影”开源项目，对流式多处理器（SM）、缓存子系统、内存管理单元（MMU）及Tensor Core等关键模块进行深度解读。
?实践导向，资源完备
本书不仅是理论指南，更是实战手册，提供全栈开源代码与全流程实操指南，助力读者将知识转化为技能。
?生态完整，工具先进
详解基于OpenCL与LLVM的现代GPGPU软件栈，涵盖编程、编译、驱动等核心环节，构建完整的开发与运行环境。
本书为渴望掌握通用并行计算核心技术的工程师、研究者和学生，点亮了“从零到一”设计和实现GPGPU的完整路径。
|
| 內容簡介： |
本书聚焦通用并行计算GPGPU 技术及其实践，系统回顾GPU 从图形渲染到通用计算的演化历程，深入解析GPU指令集、微架构、软件工具链设计。本书分为4 部分：第 1 部分回顾GPGPU的时代背景与发展历程，介绍主要开源项目；第2 部分探讨GPU设计思想与指令集，并引出乘影GPGPU自定义指令集；第3 部分剖析乘影GPGPU硬件微架构，包括流式多处理器单元、CTA调度器、缓存子系统、内存管理单元以及张量计算系统等关键模块；第4 部分介绍基于OpenCL的编程模型、LLVM 编译器及驱动工具链，构建完整的GPGPU软件生态。本书兼顾理论与实操，既涵盖GPU并行计算的核心原理与关键技术，又结合乘影开源项目的实践示例，帮助读者深入理解并掌握现代GPGPU的设计与实现路径。
來源：香港大書城megBookStore,http://www.megbook.com.hk
本书适合对GPU 架构、并行计算与开源硬件生态感兴趣的工程师、学生和研究人员阅读。
|
| 關於作者： |
何虎，上海清华国际创新中心副主任，清华大学集成电路学院副教授，博士生导师，清华大学工业与车规半导体芯片研究中心主任。主要研究方向是高性能处理器。在TCAD，TCAS、TVLSI，Frontiers in Neuroscience，MICRO等国际期刊和会议上发表多篇论文。曾获北京市科学技术奖一等奖等三项省部级奖励。出版《通用图形处理器指令集架构和软硬件设计》《车规级芯片技术》等专著。承担清华大学“超大规模集成电路CAD”和“大规模集成电路测试方法学”课程教学。
马鸣远，清华大学集成电路学院博士研究生，本科毕业于清华大学物理系。曾获清华大学优良毕业生、北京市优秀毕业生等荣誉。
于芳菲，清华大学集成电路学院硕士研究生，2022年获得学士学位，2025年获得硕士学位，专注于GPGPU指令集架构及硬件设计研究。目前就职于阿里巴巴达摩院。
|
| 目錄：
|
目录
第1部分 背景与概览/ 1
第1章 行业背景和发展/ 2
1.1 GPGPU的历史与发展/ 2
1.1.1 早期计算机图形的发展/ 2
1.1.2 专用图形处理器的诞生/ 7
1.2 GPU的可编程化与GPGPU的萌芽/ 11
1.2.1 可编程着色器时代（2001—2006年）/ 11
1.2.2 通用计算需求的增长/ 12
1.3 GPGPU通用计算时代的兴起（2006年起）/ 14
1.3.1 统一渲染架构的引入/ 14
1.3.2 CUDA的推出与影响/ 14
1.3.3 OpenCL的出现与标准化/ 15
1.3.4 计算着色器的引入与GPGPU的成熟/ 16
1.4 光线追踪与AI时代/ 16
1.4.1 光线追踪的崛起：从离线到实时/ 16
1.4.2 AI驱动的GPU变革/ 17
1.5 GPU的未来：架构演化与技术创新/ 17
1.5.1 硬件架构的持续演化/ 17
1.5.2 网格着色器/ 18
1.5.3 封装和互连技术的演进/ 18
1.5.4 GPGPU技术的挑战/ 21
1.6 本章小结/ 22
第2章 开源项目与开发进展/ 23
2.1 主要开源GPGPU项目概览/ 23
2.1.1 OpenVGA/ 23
2.1.2 Nyuzi Processor（2012）/ 24
2.1.3 MIAOW（2015）/ 25
2.1.4 FGPU：An SIMT-Architecture for FPGAs（2016）/ 26
2.1.5 Vortex（2019）/ 27
2.1.6 乘影GPGPU/ 29
2.2 开源GPU模拟器项目概况/ 30
2.2.1 GPGPU-Sim/ 30
2.2.2 gem5-gpu/ 31
2.3 开源项目情况与分析/ 32
第2部分 GPU设计思想和指令集/ 35
第3章 从并行思想到GPGPU/ 37
3.1 指令级并行/ 37
3.1.1 流水线/ 37
3.1.2 乱序执行/ 38
3.1.3 超标量技术/ 38
3.2 线程级并行/ 39
3.2.1 粗粒度多线程/ 40
3.2.2 细粒度多线程/ 41
3.2.3 同时多线程/ 41
3.2.4 多核处理器/ 41
3.2.5 讨论/ 42
3.3 数据级并行/ 43
3.3.1 向量化与性能提升/ 43
3.3.2 Amdahl定律与向量加速的整体影响/ 45
3.3.3 内存带宽与数据获取/ 45
3.3.4 SIMD硬件的形态变换/ 47
3.3.5 NPU/ 48
3.4 GPGPU/ 51
3.5 比较、讨论和小结/ 55
3.5.1 横向对比/ 55
3.5.2 软硬件协同优化新趋势/ 56
第4章 NVIDIA GPU指令集/ 57
4.1 寄存器/ 59
4.1.1 通用寄存器/ 59
4.1.2 特殊寄存器/ 59
4.1.3 Predicate寄存器/ 60
4.1.4 Uniform寄存器/ 61
4.1.5 讨论/ 61
4.2 内存和缓存/ 61
4.3 运算/ 62
4.3.1 浮点数运算/ 62
4.3.2 整数运算/ 65
4.3.3 Warp级别运算/ 66
4.4 本章小结/ 66
第5章 AMD GPU指令集/ 68
5.1 架构简介/ 69
5.2 寄存器/ 70
5.2.1 控制寄存器/ 70
5.2.2 通用寄存器/ 70
5.3 指令格式/ 71
5.3.1 常用指令字段/ 71
5.3.2 缓存控制修饰符/ 72
5.4 程序控制指令/ 73
5.5 标量指令/ 73
5.6 向量指令/ 74
5.6.1 编码格式及特点/ 74
5.6.2 16b计算/ 74
5.6.3 VOPD：双发射计算/ 75
5.6.4 矩阵乘加指令/ 75
5.7 内存和缓存/ 76
5.7.1 Flat访存/ 77
5.7.2 Global访存/ 78
5.7.3 Scratch访存/ 78
5.8 本章小结/ 78
第6章 RISC-V及其向量扩展/ 80
6.1 RISC-V指令集概述/ 80
6.1.1 RISC-V起源/ 80
6.1.2 RISC-V架构特点/ 80
6.2 RISC-V指令集/ 81
6.2.1 基础指令集/ 81
6.2.2 扩展指令集/ 83
6.3 RISC-V向量扩展概述/ 85
6.3.1 向量扩展的引入/ 85
6.3.2 向量寄存器和状态映射/ 86
6.3.3 RISC-V向量扩展的关键特性/ 86
6.4 RISC-V向量扩展的指令集/ 87
6.4.1 向量扩展指令集格式/ 87
6.4.2 向量masking/ 89
6.5 RISC-V向量扩展的应用/ 89
第7章 乘影GPGPU指令集/ 90
7.1 编程模型映射方案/ 90
7.2 指令设计说明/ 92
7.2.1 RISC-V标量指令/ 92
7.2.2 RISC-V向量指令/ 93
7.3 自定义指令/ 93
7.3.1 分支控制指令/ 94
7.3.2 寄存器扩展指令/ 95
7.3.3 同步和任务控制指令/ 96
7.3.4 自定义矩阵乘加指令/ 98
7.3.5 自定义计算指令/ 99
7.3.6 自定义访存指令/ 99
7.3.7 自定义64位地址空间立即数访存指令/ 101
7.3.8 自定义异步复制指令/ 101
7.3.9 自定义访存前缀指令/ 103
7.3.10 自定义计算前缀指令/ 104
7.4 寄存器/ 105
7.4.1 通用寄存器堆设计方案/ 105
7.4.2 CSR方案/ 105
7.4.3 应用程序二进制接口/ 106
7.5 内存模型和内存分配方案/ 106
7.6 本章小结/ 107
第3部分 乘影GPGPU硬件微架构/ 109
第8章 流式多处理器单元核心微架构/ 111
8.1 线程束调度器/ 114
8.1.1 线程束调度器架构/ 115
8.1.2 线程束调度的讨论/ 117
8.2 流水线前端设计/ 120
8.2.1 取指单元/ 120
8.2.2 译码单元/ 122
8.2.3 指令缓冲/ 124
8.2.4 记分板/ 126
8.2.5 线程分支与SIMT-Stack/ 127
8.2.6 SIMT分支的讨论/ 129
8.3 流水线后端设计/ 133
8.3.1 操作数收集器和寄存器文件/ 133
8.3.2 标量单元/ 136
8.3.3 浮点数乘法器/ 139
8.3.4 向量执行单元/ 142
8.3.5 特殊函数单元/ 145
8.3.6 乘法单元/ 147
8.3.7 LSU/ 147
8.3.8 写回单元/ 150
8.3.9 标量与仿射数据模式的扩展讨论/ 151
8.4 本章小结/ 152
第9章 CTA调度器/ 153
9.1 线程块调度策略概述/ 154
9.1.1 防止资源拥塞与负载不均的节流调度策略/ 154
9.1.2 针对线程块间空间局部性的调度策略/ 155
9.1.3 针对多内核函数的调度策略/ 156
9.2 线程块调度器的功能概述/ 157
9.3 线程块调度器的基本结构/ 158
9.3.1 顶层设计/ 159
9.3.2 子模块功能/ 159
9.4 资源判定流程/ 160
9.4.1 资源表缓存的语义/ 161
9.4.2 资源表缓存的项数/ 163
9.4.3 本节小结/ 165
9.5 硬件实现/ 165
9.5.1 线程块缓冲区/ 165
9.5.2 资源分配器/ 166
9.5.3 资源表/ 169
9.5.4 计算单元接口/ 172
9.5.5 线程索引/ 173
9.6 功能断言/ 174
9.7 本章小结/ 175
第10章 乘影GPGPU缓存子系统/ 176
10.1 共享内存系统的内存模型/ 176
10.1.1 共享内存系统的一致性、同步、连贯性/ 176
10.1.2 内存模型/ 179
10.2 连贯性指导的缓存一致性设计方案/ 189
10.3 GPGPU存储系统概述/ 190
10.3.1 GPGPU的片上存储系统/ 190
10.3.2 GPGPU缓存系统特点/ 191
10.3.3 共享内存设计与Bank Conflict/ 192
10.3.4 融合内存/ 194
10.4 一级缓存子系统硬件设计/ 195
10.4.1 一级缓存子系统接口/ 195
10.4.2 DCache设计概览/ 199
10.4.3 子模组设计/ 202
10.4.4 访存单元请求流水线时序行为/ 208
10.4.5 二级缓存响应流水线时序行为/ 210
10.5 二级缓存子系统硬件设计/ 210
10.6 原子模块硬件设计/ 213
10.6.1 原子操作介绍/ 213
10.6.2 原子模块硬件设计/ 214
10.7 通用图形处理器的访存特点及优化方向/ 217
10.8 本章小结/ 218
第11章 内存管理单元/ 219
11.1 引言/ 219
11.2 内存管理单元与虚拟内存技术概述/ 219
11.2.1 MMU的定义/ 220
11.2.2 虚拟内存/ 220
11.2.3 RISC-V的虚拟内存规范/ 221
11.2.4 GPU上的虚拟地址/ 223
11.3 乘影GPGPU中的MMU设计/ 225
11.3.1 一级TLB/ 225
11.3.2 二级TLB系统/ 226
11.3.3 辅助TLB存储/ 227
11.3.4 页表遍历转换单元/ 228
11.3.5 根页表地址映射表与地址空间管理/ 229
11.3.6 本节小结/ 229
11.3.7 软件页表维护/ 230
11.4 拓展讨论/ 230
11.5 本章小结/ 231
第12章 张量计算系统/ 233
12.1 Tensor Core/ 233
12.1.1 神经网络计算特征/ 234
12.1.2 张量计算单元/ 241
12.1.3 乘影GPGPU Tensor Core设计/ 248
12.1.4 讨论/ 252
12.2 Direct Memory Engine/ 253
12.2.1 数据访存加速器设计背景/ 253
12.2.2 乘影GPGPU的DMA Engine架构设计/ 258
12.3 本章小结/ 268
第4部分 乘影GPGPU软件工具链/ 269
第13章 OpenCL编程模型介绍/ 270
13.1 执行模型/ 271
13.2 软件线程与硬件资源/ 275
13.3 存储模型/ 276
13.4 本章小结/ 278
第14章 基于OpenCL的编译器设计/ 279
14.1 编译器的基本概念/ 279
14.1.1 编译器的工作流程/ 279
14.1.2 编译器的结构组成/ 280
14.1.3 编译器的类型/ 280
14.1.4 编译器与解释器的区别/ 281
14.2 编译器的作用和重要性/ 281
14.3 为什么选择LLVM/ 282
14.3.1 架构与灵活性/ 282
14.3.2 优化能力与跨平台社区生态/ 283
14.3.3 面向未来的机器学习与MLIR集成/ 283
14.4 LLVM编译器概述/ 284
14.4.1 LLVM的历史与发展/ 284
14.4.2 LLVM的架构/ 284
14.5 LLVM编译器的模块化架构/ 286
14.5.1 前端/ 286
14.5.2 中端/ 288
14.5.3 后端/ 294
14.6 OpenCL和乘影GPGPU编译器的结合/ 301
14.6.1 OpenCL C编程语言/ 301
14.6.2 Clang编译器编译OpenCL C的流程/ 304
14.6.3 OpenCL C的libclc函数库/ 305
第15章 驱动工具链/ 308
15.1 OpenCL运行时工作流程/ 308
15.2 OpenCL运行时实现/ 311
15.2.1 设备信息/ 311
15.2.2 OpenCL命令队列与事件修改/ 311
15.2.3 内存管理/ 312
15.2.4 设备执行/ 313
15.3 乘影驱动程序设计/ 315
15.3.1 硬件抽象层API/ 316
15.3.2 进程管理/ 316
15.3.3 基于驱动程序的虚拟设备实现/ 317
15.4 本章小结/ 318
参考文献/ 319
|
| 內容試閱：
|
前言
自人类文明诞生以来，对算力的需求就从未停歇。从古希腊的算盘、阿拉伯数学家对代数的系统化，到莱布尼茨与牛顿为微积分而争锋，再到近代图灵、冯·诺依曼等先驱奠基的计算机理论，技术的不断迭代皆围绕一个核心目标：更高效率、更强大、更普惠的计算能力。我们身处的信息时代，数据与计算需求正以指数级增长：从庞大的科学计算、高性能计算（HPC），到人工智能、大数据，再到实时渲染和元宇宙应用，一个个应用场景的浮现，都将“通用且强大的并行计算”推向了时代舞台的中央。
在过去的数十年间，图形处理器（GPU）经历了从固定功能管线到可编程着色器，再到GPGPU（通用GPU）时代的演变，充分展现了并行计算的巨大潜力。回顾20世纪末，GPU尚被视为专业的图形加速硬件，主要用于游戏、图形渲染以及CAD等领域。随着程序员和研究者对可编程着色单元的不断挖掘，尤其是Shader Model的演进，人们逐渐意识到：GPU不只能绘图，其强大的多核并行结构同样可被用来加速通用计算。自2006年前后CUDA、OpenCL等编程生态的兴起，GPU的通用计算价值被全面释放，无数科学研究、机器学习、数据分析工作开始从传统CPU平台迁移或部分迁移至GPU平台，性能呈现数量级的提升，成为当之无愧的并行计算基石。
然而，主流GPU架构与软件栈常被少数厂商主导，GPU的核心指令集架构、硬件实现细节等关键技术信息通常在专利和商业机密保护下，难以被公开探究。对于学术研究者、开源爱好者、初创企业等群体而言，难以从头完整地了解GPU内在原理与软硬件的协同设计。于是，开源GPU项目应运而生。在全球范围内，部分高校实验室、开源社区以及行业先驱陆续投入到开源GPU的研究与实践中，为GPU技术的普及与创新提供了新的可能。
乘影GPGPU正是我们面向开源与研究的尝试和贡献。它不是简单地重复已有的GPU结构，而是试图深入剖析GPU在现代并行计算中的定位与架构特征，结合RISC-V等开源生态与灵活的参数化设计，探索适合学术研究、企业创新的软硬件设计路径。该项目不仅提供了基于RISC-V向量扩展理念的自定义指令集，还展示了完整的流式多处理器单元（SM）设计、CTA调度器、缓存子系统、内存管理单元、张量加速模块，以及上层编译器与驱动实现，从而为读者提供一个端到端的完整视角。
本书的写作初衷，正是为了帮助有志于理解并掌握GPGPU架构与实现细节的读者，搭建一个理论与实践兼顾的学习与研究平台。全书分为以下4大部分。
第1部分从GPU发展的时代背景切入，回顾GPGPU的演变历史和主要开源项目，为读者构建宏观理解。
第2部分详细介绍GPU设计思想与指令集，首先介绍三种并行思想与GPGPU的设计理念，然后介绍NVIDIA和AMD的GPU指令集及RISC-V向量扩展，最后介绍乘影GPGPU指令集设计。
第3部分深入剖析乘影GPGPU的硬件微架构，从流式多处理器单元的流水线、调度器，到缓存与内存管理单元，以及针对AI加速的张量计算系统，逐层探秘内部机制与实现。
第4部分聚焦乘影GPGPU软件工具链，介绍OpenCL编程模型，并展示基于LLVM
的编译器设计及软件工具链，为完整的GPGPU生态画上点睛之笔。
本书旨在达成两个核心目标。首先，我们希望帮助感兴趣的读者系统了解现代GPGPU的软硬件知识，以便更好地指导GPU编程、工具链开发以及硬件设计实践；书中会穿插介绍一些成功的GPU设计实践和产品，帮助读者增强理解。其次，本书以开源的乘影GPGPU为参考设计，详细介绍其软硬件设计细节，旨在为开发者和学生提供快速入门的指引，同时推动乘影开源GPGPU社区的繁荣发展。
我们希望，本书不仅是一份技术文档，更是面向GPU技术未来的一个思考和对话平台。从行业宏观趋势到架构细节，从开源社区生态到实际硬件落地，本书都力求做到兼顾深度与广度，为读者勾勒出一幅GPGPU技术的全景图。对于已经在GPU领域耕耘多年的工程师与科研工作者而言，本书或许能提供新的思考角度或技术灵感；对于初入门的学生或工程师，也希望本书能成为学习GPU设计原理与编译工具链的重要指引。
在准备本书的过程中，我们深深感受到通用并行计算时代所蕴含的机遇与挑战。当我们站在人工智能时代的前夜回望，GPU从专用图形加速器蜕变为通用计算引擎的历程，恰如寒武纪生命大爆发般璀璨夺目—这场始于20世纪末的硅基生命形态跃迁，不仅重塑了计算世界的版图，更在科学计算、深度学习等领域掀起惊涛骇浪。无论是传统HPC，还是当下炙手可热的AI算力，GPU正在从更高层次和更广范围加速人类社会对科学与技术前沿的探索，也逐渐成为算力世界的一大支柱。倘若能对读者在学习、研究或创业上有所启发，促进更多人投身GPU与并行计算的创新与实践，这便是本书最有价值的意义。
诚然，乘影项目以及本书的内容都仍有不完善之处，也期待与社区和读者们携手并进。让我们一起用开放、协作、求真的态度，探索并行计算的下一程。愿本书能成为您踏入GPGPU深度学习与架构设计殿堂的一把钥匙，推动更多学术创新与产业落地。
作 者
2025年10月
致谢
本书从构思到成稿，离不开众多前辈、同行、课题组成员以及朋友们的鼎力支持与帮助。在此谨向所有为本书和乘影GPGPU项目做出贡献的个人和组织致以诚挚的谢意。
首先，我们要对GPGPU-Sim、MIAOW、Vortex等开源GPU项目的开发者们表达由衷的敬意。他们开创性的研究与实践，持续为开源GPU领域注入活力；他们在架构、工具链、性能优化等方面的成果，启发了我们对自身项目的思考与改进，为开源GPU社区的共同进步做出了卓越贡献。
与此同时，我们也要向众多为项目提供关键支持的合作伙伴致以诚挚的谢意。特别感谢兆松科技（武汉）有限公司，其团队开发的OpenCL编译器为上层软件生态提供了关键支持；并诚挚感谢苏州国芯科技股份有限公司，他们高质量的Verilog版本为硬件实现奠定了坚实基础。同样感谢北京奕斯伟科技集团有限公司在软硬件开发过程中提供的无私帮助，感谢阿里巴巴达摩院与芯动科技（北京）有限公司对指令集设计的支持。我们也特别感谢包云岗研究员及其团队在“香山”项目中的先行探索。作为国内开源RISC-V处理器的杰出代表，“香山”项目所展现的技术深度与开源精神，为我们推进乘影GPGPU项目提供了重要启示与经验借鉴。
在开源硬件生态方面，RISC-V国际基金会为全球RISC-V社区提供了强有力的技术支持与交流平台；而OpenCL和LLVM社区的繁荣发展，则为本书中所述的软件工具链和编译器搭建奠定了坚实的基础。我们也感谢各大高性能计算研究组以及学术界和产业界的伙伴，在并行计算领域为我们带来的思路和反馈。
在此过程中，课题组各位成员为乘影GPGPU项目的顺利推进倾注了大量心血。他们在架构设计、代码开发、测试验证、整理资料等各方面所做的不懈努力，为本项目和本书的完成奠定了坚实基础。同时，学术界和产业界各位同行一直以来给予的交流、合作与支持，使我们得以站在更广阔的视野上，及时把握行业前沿并不断完善项目与本书内容。在此向所有课题组成员以及学术界和产业界的同行表示衷心感谢。
此外，感谢在本项目及本书编写过程中提供关键建议和批评指正的专家学者，以及不计回报地测试或维护代码的社区志愿者。他们的智慧与付出，让乘影GPGPU项目获得了更广泛、更专业的支持。同时也要特别感谢本书所有的合著者、审稿者，以及那些在幕后默默付出的团队成员，没有他们的坚持与合作，本书难以面世。
最后，要将最真挚的谢意献给所有家人、朋友和同事，是他们在艰辛的研发和写作过程中给予了我们最大的理解与鼓励。正是这种温暖而坚定的力量，支撑我们完成了这份工作。
本书虽已成稿，但乘影GPGPU项目仍在不断迭代演进。我们期待更多的读者、研究者和爱好者投身开源硬件与并行计算的探索，一同续写更精彩的篇章。让我们携手并进，合力开启GPU技术与架构设计的全新未来。
作 者
2025年10月
|
|
購物車/收銀台(0) | 在線留言板
| 付款方式
| 運費計算
| 聯絡我們
| 幫助中心 |
加入書簽
HOME
新書上架
暢銷書架
